Rechnerorganisation - VO |
TUGraz-Online Seite: Link
Institut:
Institut für Angewandte Informationsverarbeitung und Kommunikationstechnologie
Zeitleiste: 0 1 2 3 4 5 6 7 8 9 0 Sem. WS SS WS SS WS SS WS SS WS SS WS SS WS SS WS SS WS SS WS SS 200x 201x
LV-Nummer: 705.036
Semesterstunden: 2
mehr...
Inhalt:
- Einleitung - Java TOY - Abstraktionsebenen und Modelle - Logik-Ebene und Registertransferebene - Funktionale Modellierung in Verilog - Modell auf Registertransferebene: Datenpfad und Kontroll-Logik - Logikebene in Verilog - Logikminimierung - Zahlendarstellung - Input/Output - Booting - Polling - Stack, Call-Return, Parameterübergabe - Interrupt - Handshake - Cache-Speicher - Direkter Speicherzugriff und Paging, Virtueller Speicher - Pipelines: Aufwand, Geschwindigkeit und Effizienz
Quelle:
TUGraz-Online
|
Drop files anywhere to upload...
In diesem Fach Dateien hochladen
|
|
Fehler aufgetreten, bitte melde dies einem Administrator